Logos2 系列 PCIe DMA

参考设计使用说明

(RD04005，V1.3)

(2023.10.09)

深圳市紫光同创电子有限公司

版权所有　侵权必究

文档版本修订记录

版本号	发布日期	修订记录
V1.0	2022-11-25	初始版本
V1.1	2022-12-14	CplD 数据包的 low_addr 参数修改
V1.2	2023-03-20	开放 PIO 寄存器读写接口
V1.3	2023-10-09	1.调整代码架构； 2.加大用户数据位宽； 3.增加 2.2.2 章节，增加 2.3.4 章节。

术语与缩略语

Terms and Abbreviations 术语与缩略语	Full Spelling 英文全拼	Chinese Explanation 中文解释
PCIe	Peripheral Component Interconnect Express	外围设备互联总线
PIO	Programmed Input-Output	可编程输入输出
DMA	Direct Memory Access	直接存储器访问
Mrd	Memory Write Request	存储器写请求
Mwr	Memory Read Request	存储器读请求
CplD	Completion with Data	完成报文

目录

文档版本修订记录 1
术语与缩略语 2
目录 3
表目录 4
图目录 5
1 概述 6
1.1 介绍 6
1.2 主要功能 6
1.3 设计信息 6
1.4 资源使用情况 6
2 功能描述 6
2.1 功能框图 6
2.2 接口列表 7
2.2.1 DMA Top层接口列表 7
2.2.2 TLP Bridge接口列表 9
2.3 接口时序 13
2.3.1 用户逻辑接口时序 13
2.3.2 AXI4-Stream Master接口时序 14
2.3.3 AXI4-Stream Slave接口时序 15
2.3.4 TLP Bridge接口时序 16
3 参考设计 23
3.1 参考设计功能介绍 23
3.2 参考设计接口列表 23
3.3 参考设计文件目录 23
3.4 参考设计寄存器配置 23
3.4.1 寄存器配置表 23
3.5 访问流程 25
3.5.1 DMA存储器读流程 25
3.5.2 DMA存储器写流程 25
3.6 参考设计仿真 26
3.7 参考设计上板 27
免责声明 28

表目录

表 1-1 设计信息 6
表 1-2 资源使用率 6
表 2-1 DMA Top层接口列表 7
表 2-2 TLP Bridge接口列表 9
表 2-3 RD_DATA_DELAY参数说明 13
表 3-1 指令寄存器表 24

图目录

图 2-1 PCIe DMA应用场景 6
图 2-2 PCIe DMA功能框图 6
图 2-3 DMA接口时序 13
图 2-4 PIO接口时序 13
图 2-5 AXI4-Stream Master 4DW Posted操作时序 14
图 2-6 AXI4-Stream Master 3DW Posted操作时序 14
图 2-7 AXI4-Stream Master 4DW Non-Posted操作时序 14
图 2-8 AXI4-Stream Master 3DW Non-Posted操作时序 14
图 2-9 AXI4-Stream Slave 4DW Posted操作时序 15
图 2-10 AXI4-Stream Slave 3DW Posted操作时序 15
图 2-11 AXI4-Stream Slave 4DW Non-Posted操作时序 15
图 2-12 AXI4-Stream Slave 3DW Non-Posted操作时序 15
图 2-13 存储器写请求TLP解包时序图 16
图 2-14 存储器读请求TLP解包时序 17
图 2-15 返回Single CplD解包时序 18
图 2-16 返回多个CplD解包时序 19
图 2-17 Slave0 TLP的组包时序 20
图 2-18 Slave1 TLP的组包时序 21
图 2-19 Slave2 TLP的组包时序 22
图 3-1 参考设计文件目录 23
图 3-2 DMA存储器读流程图 25
图 3-3 DMA存储器写流程图 26
图 3-4 参考设计仿真框图 26
图 3-5 仿真波形图 27

1 概述

1.1 介绍

本文档为深圳市紫光同创电子有限公司Logos2系列PCIe DMA的应用文档，主要介绍了PCIe DMA的设计架构、接口定义、接口时序以及参考设计等内容。

1.2 主要功能

PCIe DMA支持的主要功能如下：

- 支持Gen1x1、Gen1x2、Gen1x4、Gen2x1、Gen2x2、Gen2x4；
- 支持存储器读操作(Mrd)；
- 支持存储器写操作(Mwr)；
- 支持Max Payload Size为128Byte、256Byte 、512Byte、1024Byte数据传输；
- 把AXI4-Stream接口转成RAM读写接口。

1.3 设计信息

表 1-1 设计信息

PCIe DMA 参考设计	
支持器件	Logos2 系列 FPGA 产品
支持用户接口	RAM 接口
提供的设计文件	
PCIe DMA 参考设计	Verilog 文件
PCIe DMA 仿真文件	Verilog 文件
PCIe DMA 设计文件	加密文件
约束文件	fdc 文件
开发工具支持	
设计工具	PDS 开发套件 Pango Design Suite 2021.1-SP7.3 版本，
硬件环境	本方案在 P04I100KF01_A2 开发板实现
综合工具	OEM/ADS
仿真工具	第三方仿真软件

1.4 资源使用情况

表 1-2 资源使用率

器件	DRM	Distributed RAM	FF	LUT	PLL
PG2L100H	0	193	3367	2444	0

2 功能描述

PCIe DMA应用场景如下图所示：




图 2-1 PCIe DMA应用场景

PCIe DMA实现存储器读写请求的业务功能，并把AXI4-Stream接口转成RAM读写接口，方便用户使用。

2.1 功能框图




图 2-2 PCIe DMA功能框图

PCIe DMA主要包括TLP Bridge和DMA Ctrl。

TLP_Bridge主要功能是：接收PCIe IP的AXIS_Master通道数据，并对存储器读写TLP的数据或CplD TLP的数据进行解包。接收DMA的TX_ENGINE传输的数据，进行TLP组包，通过AXIS_slave通道发送至PCIe IP。该模块是加密文件。

DMA Ctrl的RX_ENGINE模块主要功能是：用于接收TLP_Bridge模块传输的数据，对数据进行重组和控制，并写入RAM。

DMA Ctrl的TX_ENGINE模块主要功能是：接收到存储器读写请求后，从RAM读出数据，并对数据进行重组和控制。

注意：

IP 界面需要设置 Number of AXI4-Stream slave 为 3，本方案只支持 3 个 AXI4-Stream slave 通道模式。其中 slave0 传输 CplD 通道的数据，slave1 传输 Mrd 通道的数据，slave2 传输 Mwr 通道的数据。

2.2 接口列表

2.2.1 DMA Top层接口列表

表 2-1 DMA Top层接口列表

信号名	I/O	位宽	描述
全局信号			
button_rst_n	I	1	复位信号，低有效，按键复位，仅调试用
perst_n	I	1	复位信号，低有效，来自插槽 PERST#
ref_clk_n	I	1	HSST 差分参考时钟信号，100MHz
ref_clk_p	I	1	
rxn	I	4	HSST 差分接收信号
rxp	I	4	
txn	O	4	HSST 差分发送信号
txp	O	4	
ref_led	O	1	ref_clk 点灯信号，灯闪烁表示时钟正常
pclk_led	O	1	pclk 点灯信号，灯闪烁表示时钟正常
pclk_div2_led	O	1	pclk_div2 点灯信号，灯闪烁表示时钟正常
smlh_link_up	O	1	PHY link up 指示信号，pclk_div2 时钟域
rdlh_link_up	O	1	DLL link up 指示信号，pclk_div2 时钟域
AXI4-Stream Master 接口			
axis_master_tvalid	I	1	数据有效指示，高电平有效
axis_master_tready	O	1	准备好接收数据指示，高电平有效
axis_master_tdata	I	128	数据总线
axis_master_tkeep	I	4	DW 使能信号，比特值为 1 表示对应的 DW 数据有效。 bit[0]=1：axis_master_tdata[31:0]有效；

信号名	I/O	位宽	描述
			bit[1]=1：axis_master_tdata[63:32]有效； bit[2]=1：axis_master_tdata[95:64]有效； bit[3]=1：axis_master_tdata[127:96]有效；
axis_master_tlast	I	1	最后一个有效数据指示，高电平有效
axis_master_tuser	I	8	bit[2:0]: Reserved bit[3]: 表示最后一个 CplD 数据包，1'b1 有效 bit[6:4]:bar 地址 3'b000：bar0 3'b001：bar1 3'b010：bar2 3'b011：bar3 3'b100：bar4 3'b101：bar5 bit[7]: rom 地址
AXI4-Stream Slave 接口			
axis_slave0/1/2_tready	I	1	准备好接收数据指示，高电平有效
axis_slave0/1/2_tvalid	O	1	数据有效指示，高电平有效
axis_slave0/1/2_tdata	O	128	数据总线
axis_slave0/1/2_tlast	O	1	最后一个有效数据指示，高电平有效
axis_slave0/1/2_tuser	O	1	数据包是否有效信号，当置 1 时，表明当前的 TLP 数据包无效
Configuration Signals			
cfg_pbus_num	I	8	对应 Completer ID 中的 Bus number Completer ID[15:0]= {cfg_pbus_num,cfg_pbus_dev_num,function_num[2:0]}
cfg_pbus_dev_num	I	5	对应 Completer ID 中的 Device number
cfg_max_payload_size	I	3	自协商后存储器写请求(Mwr)和存储器读完成报文(CplD)的最大 payload size. cfg_max_payload_size[2:0]: 000b:128byte 001b:256byte 010b:512byte 011b:1024byte 100b:Reserved 101b:Reserved 110b:Reserved 111b:Reserved
cfg_max_rd_req_size	I	3	自协商后存储器读请求(Mrd)的最大 payload size. 000b:128byte 001b:256byte 010b:512byte 011b:1024byte 100b:Reserved 101b:Reserved 110b:Reserved 111b:Reserved
DMA Mrd 数据通道			
o_dma_wr_en	O	1	写使能信号，高电平有效
o_dma_wr_be	O	16	写有效信号。数据以 DW 为最小单位。 o_dma_wr_be[15:0]=16'h000f，o_dma_wr_data[31:0]有效；

信号名	I/O	位宽	描述
			o_dma_wr_be[15:0]=16'h00ff，o_dma_wr_data[63:0]有效； o_dma_wr_be[15:0]=16'h0fff，o_dma_wr_data[95:0]有效； o_dma_wr_be[15:0]=16'hffff，o_dma_wr_data[127:0]有效。
o_dma_wr_addr	O	64	写地址信号
o_dma_wr_data	O	128	写数据信号，DW 为最小单位
DMA Mwr 数据通道			
o_dma_rd_en	O	1	读使能信号，高电平有效
o_dma_rd_addr	O	64	读地址信号
i_dma_rd_data	I	128	读回的数据，DW 为最小单位
PIO Mwr 数据通道			
o_pio_wr_en	O	1	写使能信号，高电平有效
o_pio_wr_be	O	16	写有效信号。数据以 DW 为最小单位。 o_pio_wr_be[15:0]=16'h000f，o_pio_wr_data[31:0]有效； o_pio_wr_be[15:0]=16'h00ff，o_pio_wr_data[63:0]有效； o_pio_wr_be[15:0]=16'h0fff，o_pio_wr_data[95:0]有效； o_pio_wr_be[15:0]=16'hffff，o_pio_wr_data[127:0]有效。
o_pio_wr_addr	O	64	写地址信号
o_pio_wr_data	O	128	写数据信号，DW 为最小单位
PIO Mrd 数据通道			
o_pio_rd_en	O	1	读使能信号，高电平有效
o_pio_rd_addr	O	64	读地址信号
i_pio_rd_data	I	128	读回的数据，DW 为最小单位

2.2.2 TLP Bridge接口列表

表 2-2 TLP Bridge接口列表

信号名	I/O	位宽	描述
clk	I	1	系统时钟，由 IP 的 pclk_div2 提供
rst_n	I	1	复位信号，由 IP 的 core_rst_n 提供，低电平有效
TLP 解包			
i_axis_master_tvld	I	1	由 IP 的 axis_master_tvalid 提供
i_axis_master_trdy	I	1	由 DMA 控制器提供
i_axis_master_tdata	I	128	由 IP 的 axis_master_tdata 提供
i_axis_master_tkeep	I	3	由 IP 的 axis_master_tkeep 提供
i_axis_master_tlast	I	1	由 IP 的 axis_master_tlast 提供
i_axis_master_tuser	I	8	由 IP 的 axis_master_tuser 提供
o_tlp_common_length	O	10	TLP 的 length，包括 Mwr、Mrd、CplD 这 3 种 TLP
o_tlp_common_at	O	2	TLP 的 at，包括 Mwr、Mrd、CplD 这 3 种 TLP
o_tlp_common_attr	O	3	TLP 的 attr，包括 Mwr、Mrd、CplD 这 3 种 TLP
o_tlp_common_ep	O	1	TLP 的 ep，包括 Mwr、Mrd、CplD 这 3 种 TLP
o_tlp_common_td	O	1	TLP 的 td，包括 Mwr、Mrd、CplD 这 3 种 TLP

信号名	I/O	位宽	描述
o_tlp_common_th	O	1	TLP 的 th，包括 Mwr、Mrd、CplD 这 3 种 TLP
o_tlp_common_tc	O	3	TLP 的 tc，包括 Mwr、Mrd、CplD 这 3 种 TLP
o_tlp_common_type	O	5	TLP 的 type，包括 Mwr、Mrd、CplD 这 3 种 TLP
o_tlp_common_fmt	O	3	TLP 的 fmt，包括 Mwr、Mrd、CplD 这 3 种 TLP
o_tlp_req_dwbe	O	8	TLP 的 dwbe，包括 Mwr、Mrd 这 2 种 TLP
o_tlp_req_tag	O	8	TLP 的 tag，包括 Mwr、Mrd 这 2 种 TLP
o_tlp_req_requester_id	O	16	TLP 的 requester_id，包括 Mwr、Mrd 这 2 种 TLP
o_tlp_req_addr	O	64	TLP 的 addr，包括 Mwr、Mrd 这 2 种 TLP
o_tlp_cpld_byte_cnt	O	12	TLP 的 byte_cnt，对应 CplD TLP
o_tlp_cpld_bcm	O	1	TLP 的 bcm，对应 CplD TLP
o_tlp_cpld_status	O	3	TLP 的 status，对应 CplD TLP
o_tlp_cpld_completer_id	O	16	TLP 的 completer_id，对应 CplD TLP
o_tlp_cpld_low_addr	O	7	TLP 的 low_addr，对应 CplD TLP
o_tlp_cpld_tag	O	8	TLP 的 tag，对应 CplD TLP
o_tlp_cpld_requester_id	O	16	TLP 的 requester_id，对应 CplD TLP
o_req_mrd_en	O	1	读请求使能，只有 1clk（no data），高电平有效
o_req_mwr_en	O	1	写请求使能，高电平有效
o_req_mwr_data	O	128	写数据
o_req_mwr_dw_vld	O	4	DW 使能信号，比特值为 1 表示对应的 DW 数据有效。 bit[0]=1：o_req_mwr_dw_vld[31:0]有效； bit[1]=1：o_req_mwr_dw_vld[63:32]有效； bit[2]=1：o_req_mwr_dw_vld[95:64]有效； bit[3]=1：o_req_mwr_dw_vld[127:96]有效。
o_req_mwr_en_flag	O	1	写有效数据开始到有效信号结束的使能信号，开始到结束持续高电平，高电平有效
o_cpld_en	O	1	CplD 使能，高电平有效
o_cpld_data	O	128	CplD 数据
o_cpld_dw_vld	O	4	DW 使能信号，比特值为 1 表示对应的 DW 数据有效。 bit[0]=1：o_cpld_dw_vld[31:0]有效； bit[1]=1：o_cpld_dw_vld[63:32]有效； bit[2]=1：o_cpld_dw_vld[95:64]有效； bit[3]=1：o_cpld_dw_vld[127:96]有效。
o_cpld_en_flag	O	1	CplD 有效数据开始到有效信号结束的使能信号，开始到结束持续高电平，高电平有效
o_cpld_multi_flag	O	1	在多个 CPLD 返回包中，不是最后一个返回包。高电平有效
o_bar_sel	O	3	bar 地址 3’b000：bar0 3’b001：bar1 3’b010：bar2 3’b011：bar3 3’b100：bar4 3’b101：bar5
TLP 组包（slave2）			

信号名	I/O	位宽	描述
i_mwr_length	I	10	TLP 的 length，对应 Mwr TLP
i_mwr_at	I	2	TLP 的 at，对应 Mwr TLP
i_mwr_attr	I	3	TLP 的 attr，对应 Mwr TLP
i_mwr_ep	I	1	TLP 的 ep，对应 Mwr TLP
i_mwr_td	I	1	TLP 的 td，对应 Mwr TLP
i_mwr_th	I	1	TLP 的 th，对应 Mwr TLP
i_mwr_tc	I	3	TLP 的 tc，对应 Mwr TLP
i_mwr_tlp_type	I	5	TLP 的 type，对应 Mwr TLP
i_mwr_fmt	I	3	TLP 的 fmt，对应 Mwr TLP
i_mwr_dwbe	I	8	TLP 的 dwbe，对应 Mwr TLP
i_mwr_tag	I	8	TLP 的 tag，对应 Mwr TLP
i_mwr_requester_id	I	16	TLP 的 requester_id，对应 Mwr TLP
i_mwr_addr	I	64	TLP 的 addr，对应 Mwr TLP
i_mwr_data_valid	I	1	Mwr 数据使能，高电平有效
o_mwr_data_ready	O	1	Mwr 数据准备好接收，与 i_mwr_data_valid 握手，高电平有效
i_mwr_data	I	128	Mwr 数据
i_mwr_last_data_en	I	1	Mwr 最后一个数据指示信号，高电平有效
i_axis_slave2_trdy	I	1	由 IP 的 axis_slave2_trdy 提供
o_axis_slave2_tvld	O	1	输出至 IP 的 axis_slave2_tvld
o_axis_slave2_tdata	O	128	输出至 IP 的 axis_slave2_tdata
o_axis_slave2_tlast	O	1	输出至 IP 的 axis_slave2_tlast
o_axis_slave2_tuser	O	1	输出至 IP 的 axis_slave2_tuser
TLP 组包（slave1）			
i_mrd_length	I	10	TLP 的 length，对应 Mrd TLP
i_mrd_at	I	2	TLP 的 at，对应 Mrd TLP
i_mrd_attr	I	3	TLP 的 attr，对应 Mrd TLP
i_mrd_ep	I	1	TLP 的 ep，对应 Mrd TLP
i_mrd_td	I	1	TLP 的 td，对应 Mrd TLP
i_mrd_th	I	1	TLP 的 th，对应 Mrd TLP
i_mrd_tc	I	3	TLP 的 tc，对应 Mrd TLP
i_mrd_tlp_type	I	5	TLP 的 type，对应 Mrd TLP
i_mrd_fmt	I	3	TLP 的 fmt，对应 Mrd TLP
i_mrd_dwbe	I	8	TLP 的 dwbe，对应 Mrd TLP
i_mrd_tag	I	8	TLP 的 tag，对应 Mrd TLP
i_mrd_requester_id	I	16	TLP 的 requester_id，对应 Mrd TLP
i_mrd_addr	I	64	TLP 的 addr，对应 MrdTLP
i_tx_mrd_en	I	1	Mrd 使能，高电平有效
i_axis_slave1_trdy	I	1	由 IP 的 axis_slave1_trdy 提供
o_axis_slave1_tvld	O	1	输出至 IP 的 axis_slave1_tvld

信号名	I/O	位宽	描述
o_axis_slave1_tdata	O	128	输出至 IP 的 axis_slave1_tdata
o_axis_slave1_tlast	O	1	输出至 IP 的 axis_slave1_tlast
o_axis_slave1_tuser	O	1	输出至 IP 的 axis_slave1_tuser
TLP 组包（slave0）			
i_cpld_length	I	10	TLP 的 length，对应 CplD TLP
i_cpld_at	I	2	TLP 的 at，对应 CplD TLP
i_cpld_attr	I	3	TLP 的 attr，对应 CplD TLP
i_cpld_ep	I	1	TLP 的 ep，对应 CplD TLP
i_cpld_td	I	1	TLP 的 td，对应 CplD TLP
i_cpld_th	I	1	TLP 的 th，对应 CplD TLP
i_cpld_tc	I	3	TLP 的 tc，对应 CplD TLP
i_cpld_tlp_type	I	5	TLP 的 type，对应 CplD TLP
i_cpld_fmt	I	3	TLP 的 fmt，对应 CplD TLP
i_cpld_byte_cnt	I	12	TLP 的 byte_cnt，对应 CplD TLP
i_cpld_bcm	I	1	TLP 的 bcm，对应 CplD TLP
i_cpld_compl_status	I	3	TLP 的 compl_status，对应 CplD TLP
i_cpld_completer_id	I	16	TLP 的 completer_id，对应 CplD TLP
i_cpld_low_addr	I	7	TLP 的 low_addr，对应 CplD TLP
i_cpld_tag	I	8	TLP 的 tag，对应 CplD TLP
i_cpld_requester_id	I	16	TLP 的 requester_id，对应 CplD TLP
i_cpld_tx_data_valid	I	1	CplD 数据使能，高电平有效
o_cpld_tx_data_ready	O	1	CplD 数据准备好接收，与 i_cpld_tx_data_valid 握手，高电平有效
i_cpld_tx_data	I	128	CplD 数据
i_cpld_tx_last_data_en	I	1	CplD 最后一个数据指示信号，高电平有效
i_axis_slave0_trdy	I	1	由 IP 的 axis_slave0_trdy 提供
o_axis_slave0_tvld	O	1	输出至 IP 的 axis_slave0_tvld
o_axis_slave0_tdata	O	128	输出至 IP 的 axis_slave0_tdata
o_axis_slave0_tlast	O	1	输出至 IP 的 axis_slave0_tlast
o_axis_slave0_tuser	O	1	输出至 IP 的 axis_slave0_tuser

2.3 接口时序

2.3.1 用户逻辑接口时序




图 2-3 DMA接口时序




图 2-4 PIO接口时序

注意：

DMA Ctrl 参考设计需要注意以下两点：

1．参考设计中 RAM 接口时序为：当发送读地址 rd_addr 之后，用户的数据可以在延时 1 个 clk cycle delay、2 个 clk cycle delay、3 个 clk cycle delay 之后有效。由 RD_DATA_DELAY 参数控制，见表 2-3。

2. 参考设计 DMA 和 PIO 输出数据的接口位宽为 128bit，其中 DMA 通道做了 128bit 转 16bit 的例子。用户可以参考数据位宽的转换。

表 2-3 RD_DATA_DELAY参数说明

参数名	描述
RD_DATA_DELAY	发送读地址后，数据延时多少个 clk cycle 之后有效。支持 2’d1,2’d2,2’d3，默认是 2’d1。 2’d1：发送读地址后，数据延时 1 个 clk cycle 之后有效； 2’d2：发送读地址后，数据延时 2 个 clk cycle 之后有效； 2’d3：发送读地址后，数据延时 3 个 clk cycle 之后有效。

2.3.2 AXI4-Stream Master接口时序




图 2-5 AXI4-Stream Master 4DW Posted操作时序




图 2-6 AXI4-Stream Master 3DW Posted操作时序




图 2-7 AXI4-Stream Master 4DW Non-Posted操作时序




图 2-8 AXI4-Stream Master 3DW Non-Posted操作时序

2.3.3 AXI4-Stream Slave接口时序




图 2-9 AXI4-Stream Slave 4DW Posted操作时序




图 2-10 AXI4-Stream Slave 3DW Posted操作时序



图 2-11 AXI4-Stream Slave 4DW Non-Posted操作时序




图 2-12 AXI4-Stream Slave 3DW Non-Posted操作时序

2.3.4 TLP Bridge接口时序

存储器写请求 TLP 解包时序




图 2-13 存储器写请求TLP解包时序图

存储器读请求 TLP 解包时序

2.3.4.2




图 2-14 存储器读请求TLP解包时序

完成报文 TLP 解包时序

返回Single CplD解包时序如下图所示：




图 2-15 返回Single CplD解包时序

返回多个CplD解包时序如下图所示：




图 2-16 返回多个CplD解包时序

Slave0 TLP 的组包时序




图 2-17 Slave0 TLP的组包时序

2.3.

2.3.4.5 Slave1 TLP的组包时序




图 2-18 Slave1 TLP的组包时序

2.3.4.6 Slave2 TLP的组包时序




图 2-19 Slave2 TLP的组包时序

3 参考设计

3.1 参考设计功能介绍

参考设计功能介绍请查看2.1 功能框图。

3.2 参考设计接口列表

参考设计接口列表请查看2.2 接口列表。

3.3 参考设计文件目录

参考设计文件目录如下图所示：

```
参考设计文件目录:

├─bench                          //仿真test bench
├─docs                           //参考设计文档
├─ip                             //设计调用的相关IP
├─pnr                            //工程目录
|  ├─pango_pcie_top.fdc          //工程约束参考文件
|  ├─pg2l_pcie_dma.pds           //PDS工程文件
├─simulation                     //仿真工程目录
|  ├─pango_pcie_top_filelist.f   //设计file list
|  ├─sim.bat                     //仿真脚本
|  ├─pango_pcie_top_sim.do       //仿真TCL脚本
|  └─pango_pcie_top_wave.do      //仿真波形脚本
├─src                            //设计实例包含的RTL文件
|  ├─pango_pcie_dma_top.v        //参考设计顶层文件
|     |  ├─rt_pcie_dma.v         //顶层文件
|           |  ├─rt_dma.v       //dma控制器顶层
|           |  ├─rt_bridge_top.v //tlp解包组包设计文件
```

图 3-1 参考设计文件目录

3.4 参考设计寄存器配置

3.4.1 寄存器配置表

寄存器配置表中的寄存器为CPU往下发的指令寄存器，基地址为bar1地址，偏移地址对应不同的指令。

寄存器配置如下表所示：

表 3-1 指令寄存器表

地址	名字	位宽	描述
DMA 存储器读操作			
Bar1+0x100	mrd_mem_addr_l	32	DMA 存储器读操作，访问 MEM 低 32 位地址
Bar1+0x104	mrd_mem_addr_h	32	DMA 存储器读操作，访问 MEM 高 32 位地址
Bar1+0x110	mrd_ram_addr	32	DMA 存储器读操作，指示 FPGA RAM 的初始地址。位宽 32 位地址。
Bar1+0x120	mrd_data_length	10	DMA 存储器读数据包长度，单位/DW
Bar1+0x130	mrd_finish_reg	32	DMA 存储器读操作中数据写入 RAM 完成的寄存器。CPU 会主动往 FPGA 循环发送 Bar1+0x130 指令。FPGA 接收到这个指令后回复 CplD 数据包给 CPU，当 DMA 存储器读操作未结束，回复 mrd_finish_reg[0]=0，当 DMA 存储器读操作结束，回复 mrd_finish_reg[0]=1。发送 CplD 数据包给 CPU 后 FPGA 把 mrd_finish_reg 信号清零。
Bar1+0x140	mrd_32_64_addr	32	Mrd 配置地址长度类型寄存器， 地址长度 32 位：mrd_32_64_addr[0]=0， 地址长度 64 位：mrd_32_64_addr[0]=1。
DMA 存储器写操作			
Bar1+0x200	mwr_mem_addr_l	32	DMA 存储器写操作，访问 MEM 低 32 位地址
Bar1+0x204	mwr_mem_addr_h	32	DMA 存储器写操作，访问 MEM 高 32 位地址
Bar1+0x210	mwr_ram_addr	32	DMA 存储器写操作，FPGA RAM 的初始地址
Bar1+0x220	mwr_data_length	10	DMA 存储器写数据包长度，单位/DW
Bar1+0x230	mwr_finish_reg	32	DMA 存储器写操作，数据读出 RAM 完成的寄存器。CPU 会主动往 FPGA 循环发送 Bar1+0x230 指令。FPGA 接收到这个指令后回复 CplD 数据包给 CPU，当 DMA 存储器写操作未结束，回复 mwr_finish_reg[0]=0，当 DMA 存储器写操作结束，回复 mwr_finish_reg[0]=1。发送 CplD 数据包给 CPU 后 FPGA 把 mwr_finish_reg 清零。
Bar1+0x240	mwr_32_64_addr	32	Mwr 配置地址长度类型寄存器， 地址长度 32 位： mwr_32_64_addr[0]=0， 地址长度 64 位： mwr_32_64_addr[0]=1。

3.5 访问流程

3.5.1 DMA存储器读流程

DMA 存储器读流程如下图所示：




图 3-2 DMA存储器读流程图

3.5.2 DMA存储器写流程

DMA 存储器写流程如下图所示：




图 3-3 DMA存储器写流程图

3.6 参考设计仿真

参考设计仿真框图如下图所示。




图 3-4 参考设计仿真框图

参考设计仿真框图分为Root complex和Endpoint。Endpoint请查看2.1 功能框图。

Root complex主要由下列模块组成。

- uart2apb：接口转换模块，将串口转为标准APB接口。
- pcie_cfg_ctrl：仅在Root complex侧有效，根据用户通过APB接口的配置产生符合AXI4-Stream接口时序的配置 TLP包，完成对Endpoint的配置。
- ips2l_pcie_dma：根据配置产生符合AXI4-Stream接口时序的TLP包，完成DMA和PIO控制功能。具体寄存器配置请看IP UG《UG042004_Logos2_PCIe_IP》。
- PCIe IP：PCIe IP顶层，接口为AXI4-Stream。

仿真环境：第三方仿真软件。

运行脚本：sim.bat

仿真filelist：pango_pcie_top_filelist.f

仿真波形图如下图所示。




图 3-5 仿真波形图

红色框为DMA的读写操作，仿真文件提供了1DW、8DW、64DW、128DW、256DW、的DMA和PIO操作，DMA操作会实时应答读写数据是否完成的寄存器状态。黄色框为PIO的读写操作。具体仿真的过程请看pango_pcie_top_tb.v文件。参考设计文件目录中，提供sim.bat脚本文件，在仿真工具中运行sim.bat脚本。

3.7 参考设计上板

PC软件驱动作为RC端，EP端使用P04I100KF01_A2板卡进行对接测试。需要确认如下操作正确：

1、确保驱动安装成功。

2、确保设计工程fdc约束正确。参考设计fdc约束文件已经提供Gen1x1模式和Gen2x4模式。

免责声明

版权声明

本文档版权归深圳市紫光同创电子有限公司所有，并保留一切权利。未经书面许可，任何公司和个人不得将此文档中的任何部分公开、转载或以其他方式披露、散发给第三方。否则，公司必将追究其法律责任。

免责声明

1、本文档仅提供阶段性信息，所含内容可根据产品的实际情况随时更新，恕不另行通知。如因本文档使用不当造成的直接或间接损失，本公司不承担任何法律责任。

2、本文档按现状提供，不负任何担保责任，包括对适销性、适用于特定用途或非侵权性的任何担保，和任何提案、规格或样品在他处提到的任何担保。本文档在此未以禁止反言或其他方式授予任何知识产权使用许可，不管是明示许可还是暗示许可。

3、公司保留任何时候在不事先声明的情况下对公司系列产品相关文档的修改权利。

4、本文档披露的信息用于帮助用户解决应用方面的问题，但不保证文档没有瑕疵；如果用户没有按照本文档提供的方法操作，由此引起的功能异常和性能衰退，公司不承担任何责任，也无法承认是产品的问题。同时，本文档提供的方案仅是其中一种可行性方案，不能保证涵盖所有应用场景，如果用户按照本文档的描述操作存在功能异常或者性能衰退，公司也不能保证是产品的问题。

5、本参考设计的相关配置仅供参考，不对准确性负责，用户需根据实际应用场景对相关配置进行修改。